技術(shù) 25-60萬
央企背景航天系公司
所屬部門：技術(shù)部 匯報(bào)對象：
碩士以上 語言能力不限 28 歲-40 歲 6 年工作經(jīng)驗(yàn) 男
投遞簡歷
技術(shù)25-60萬
央企背景航天系公司
所屬部門：技術(shù)部 匯報(bào)對象：
碩士以上 語言能力不限 28 歲-40 歲 6 年工作經(jīng)驗(yàn) 男
投遞簡歷
職位描述
崗位職責(zé)：
1.負(fù)責(zé)SOC/ASIC芯片整體方案設(shè)計(jì)：能夠根據(jù)設(shè)計(jì)目標(biāo)進(jìn)行供塊功能定義、軟硬件劃分，合理管控芯片開發(fā)全流程；
2.負(fù)責(zé)SOC/ASIC前端設(shè)計(jì)開發(fā)工作：包括RTL設(shè)計(jì)、綜合、Formality、STA等；負(fù)責(zé)后端設(shè)計(jì)中的相關(guān)配合工作，如時(shí)序優(yōu)化、DFT等相關(guān)工作；負(fù)責(zé)芯片回片后的Debug測試工作；
3.負(fù)責(zé)數(shù)字芯片F(xiàn)PGA原型驗(yàn)證：負(fù)責(zé)FPGA配置項(xiàng)需求分析、設(shè)計(jì)、實(shí)現(xiàn)、仿真驗(yàn)證、板級調(diào)試、確認(rèn)測試等工作；
4.負(fù)責(zé)芯片、FPCA研制文檔的編寫工作。
任職資格：
1.有豐富的邏輯設(shè)計(jì)經(jīng)驗(yàn)，精通Verilog、VHDL等硬件描述語言，并具備良好的代碼風(fēng)格，能夠根據(jù)設(shè)計(jì)進(jìn)行RTL編碼、仿真和調(diào)試。
2.熟悉SOC/ASIC/FPGA研制流程，熟悉通用處理器、DSP架構(gòu)：熟悉AXI、AHB、PCIe、SRIO、萬兆／千兆以太網(wǎng)口等協(xié)議；
3.熟練使用ISE、Vivado、Modelsim、VCS等主流開發(fā)工具，了解Xilinx或Altera芯片的使用規(guī)則。
4.規(guī)范編寫研制文檔（需求、設(shè)計(jì)、測試、使用文檔等）。
企業(yè)介紹
工作地址
北京
關(guān)閉按鈕
此職位的應(yīng)聘功能僅對會(huì)員開放，請先注冊或登錄。
        • 《用戶服務(wù)協(xié)議》
         
        地點(diǎn)選擇
         
         
        行業(yè)選擇
         
         
        職位選擇
         

        歡迎登錄銳仕方達(dá)

        忘記密碼？
        還沒有賬號？立即注冊
        關(guān)閉按鈕
        歡迎注冊成為銳仕方達(dá)會(huì)員，接下來您可以：


            完善您的簡歷    回到職位頁面

        提示

        恭喜您，簡歷投遞成功！